# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-139079

(43) Date of publication of application: 16.05.2000

(51)Int.Cl.

H02M 7/12 G05F 1/455 H02J 3/18 H02M 3/155

(21)Application number: 11-148845

(71)Applicant: FAIRCHILD KOREA

SEMICONDUCTOR LTD

(22) Date of filing:

27.05.1999

(72)Inventor: CHOI NAK-CHOON

CHO KEIKI

(30)Priority

Priority number : 98 9819756

Priority date : 29.05.1998


Priority country: KR

## (54) POWER FACTOR COLLECTION CONTROLLER

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a boundary mode PFC(power factor correction) controller which is not restricted by an input voltage.

SOLUTION: This power factor correction controller comprises a switching element 130 controlling a current of a primary coil connected with a transformer T, a converter part 100 having a first diode and a first capacitor, an error amplifying part 200 having an adder subtractor 220 which subtracts an output of an error amplifier 210 amplifying the difference between a voltage proportional to the output voltage of the converter part 100 and a first reference voltage, from a second reference voltage, an operating part 300 which receives a first input voltage, a second input



voltage and an output voltage of the adder substractor 220 and outputs a voltage which is proportional to the first input voltage and the output voltage of the adder substractor 220 and inversely proportional to the output voltage to the second input voltage, a comparator 400 comparing a voltage of the switching element with an output voltage of the operating

part 300, a zero current detecting part 500 detecting a zero current of the secondary coil of the transformer T, and a switching drive part 600 turning on and off the switching element by an output voltage of the comparator 400 and an output value of the zero current detecting part 500.

# cited Reference 8.

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-139079 (P2000-139079A)

(43)公開日 平成12年5月16日(2000.5.16)


(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		テーマコード(参考)			
H02M	7/12		H02M	7/12		P		
						A		
G05F	1/455		G05F	1/455		Z		
H02J	3/18		H02J	3/18				
H02M	3/155		H02M	3/155	3/155 H			
			審查請	求 有 言	請求項の数13	OL	(全 11 頁)	
(21)出願番号		特願平11-148845	(71)出願人	599066333	599066333			
				フェアチャ	マイルドコリ	ア半導体	林式会社	
(22)出願日		平成11年5月27日(1999.5.27)		大韓民国京畿道富川市遠美區陶唐洞82-3				
			(72)発明者	崔 洛春				
(31)優先権主張番号		199819756		大韓民国邓	大韓民国京畿道富川市遠美區陶唐洞82-3			
(32)優先日		平成10年5月29日(1998.5.29)	(72)発明者	張慶熙	張、慶熙			
(33)優先権主張国		韓国 (KR)		大韓民国法	大韓民国京畿道富川市遠美區陶唐洞82-3			
			(74)代理人	100064908	3			
				弁理士 清	志賀 正武	(外94	各)	

## (54) 【発明の名称】 力率補正制御器

### (57)【要約】

【課題】 入力電圧の制限を受けない境界モードPFC 制御器を提供する。

【解決手段】 変圧器Tに接続された1次コイルの電流を制御するスイッチング素子130と、第1ダイオード及び第1キャパシタとを有するコンバータ部100と、コンバータ部100の出力電圧に比例する電圧と第1基準電圧との差を増幅するエラー増幅器200の出力を第2基準電圧に減算する加減器220を有するエラー増幅部200と、第1、第2入力電圧と加減器220の出力電圧を入力とし、第1入力電圧と加減器220の出力電圧に比例し第2入力電圧に逆比例する電圧を出力する演算部300と、スイッチング素子の電圧と演算部300の出力電圧を比較する比較器400と、変圧器Tの2次コイルの零電流を検知する零電流検知部500と、比較器400の出力電圧と零電流検知部500の出力値によってスイッチング素子をオン、オフさせるスイッチング駆動部600とを含む。



20

#### 【特許請求の範囲】

【請求項1】 入力電源に1次コイルが接続される変圧器と、前記1次コイルに流れる電流を制御するスイッチング素子と、前記1次コイルの出力電圧を整流化して負荷に供給する第1ダイオード及び第1キャパシタとを有するコンバータ部と、

1

前記コンバータ部の出力電圧に比例する電圧と第1基準 電圧との差を増幅するためのエラー増幅器と、前記エラー増幅器の出力を第2基準電圧に減算するための加減器 を有するエラー増幅器と、

前記コンバータ部の入力電圧に比例する第1、第2入力 電圧と前記加減器の出力電圧を入力とし、前記第1入力 電圧と前記加減器の出力電圧には比例し前記第2入力電 圧には逆比例する電圧を出力する演算部と、

前記スイッチング素子に流れる電流を検知した電圧と前 記演算部の出力電圧とを比較するための比較器と、

前記変圧器の2次コイルの零電流を検知するための零電流検知部と、

前記比較器の出力電圧と前記零電流検知部の出力値によって前記スイッチング素子をオン、オフさせるスイッチング駆動部とを含む力率補正制御器。

【請求項2】 前記第1ダイオード、前記第1キャパシタ、前記スイッチング素子はブーストコンバータを形成する請求項1に記載の力率補正制御器。

【請求項3】 前記スイッチング素子はMOSFETである請求項2に記載の力率補正制御器。

【請求項4】 前記第1基準電圧と前記第2基準電圧は同一電圧である請求項3に記載の力率補正制御器。

【請求項5】 前記スイッチング駆動部は、

前記演算部の出力電圧と前記スイッチング素子に流れる 電流を検知した電圧とが同じようになる場合において前 記スイッチング素子をオフさせ、

前記変圧器の2次コイルの零電流を検知した場合において前記スイッチング素子をオンさせる請求項1に記載の力率補正制御器。

【請求項6】 前記零電流検知部は、

前記変圧器の2次コイルの逆起電力電圧と第3基準電圧 とを比較して前記コイルの零電流を検知する零電流検知 器を含む請求項1に記載の力率補正制御器。

【請求項7】 前記零電流検知部は、

前記変圧器の2次コイルの逆起電力電圧をクランピング するためのクランプ回路をさらに含む請求項6に記載の 力率補正制御器。

【請求項8】 前記スイッチング駆動部は、

前記比較器の出力電圧がリセット端子に入力され、前記 零電流検知器の反転出力電圧がセット端子に入力される R-Sラッチ回路と、

前記零電流検知器の出力電圧と前記R-Sラッチ回路の 出力電圧とが入力されるノアゲートと、

前記ノアゲートの出力によって前記スイッチング素子を 50 夕Q10、Q11と、前記第14、第15トランジスタ

オン、オフさせる駆動回路を含む請求項7に記載の力率 補正制御器。

【請求項9】 前記コンバータ部は、

前記変圧器の2次コイルの一端に接続された第2ダイオードと、

前記第2ダイオードと接地点との間に直列に接続された 第1抵抗と第2キャパシタとをさらに含む請求項1に記 載の力率補正制御器。

【請求項10】 前記第1入力電圧は、前記コンバータ 10 部の入力電源を第2及び第3抵抗に分配した電圧であ り

前記第2入力電圧は前記第2キャパシタに充電された電圧を所定の値に割った電圧である請求項9に記載の力率 補正制御器。

【請求項11】 前記加減器は、

前記第2基準電圧と前記エラー増幅器の出力電圧とがそれぞれベースに入力され、互いに差動対をなす第1タイプの第1、第2トランジスタと、

前記第1、第2トランジスタのエミッタと電流源 I 1との間にそれぞれ接続される第1、第2抵抗と、

前記第1、第2トランジスタのコレクタがそれぞれ接続されて互いに電流ミラーを形成する第3、4トランジスタQ20、Q21を含む請求項1に記載の力率補正制御器

【請求項12】 前記演算部は、

電源電圧Vinにエミッタが接続された第1タイプの第5トランジスタQ2と、前記第5トランジスタQ2のベースとコレクタにコレクタが接続される第2タイプの第6トランジスタQ1と、前記第2入力電圧が第1入力端子に接続され、前記第6トランジスタQ1のエミッタが第2入力端子に接続され、出力値が前記第6トランジスタQ1のベースに接続されるOPアンプOPと、前記第6トランジスタQ1のエミッタと接地点との間に接続される第3抵抗Rcとを有し、

前記第5トランジスタQ2と電流ミラーを形成する第1 タイプの第7トランジスタQ3と第7トランジスタQ3 のコレクタにベースとコレクタが接続される第2タイプ の第8、第9トランジスタQ4、Q5と、前記第8、9 トランジスタQ4、Q5のエミッタにそれぞれ一端が接 6. 続される第4、第5抵抗Rb、Rbと、前記第4、第5 抵抗Rb、Rbの他端にそれぞれエミッタが接続されて 互いに差動対をなしながらベースにそれぞれ接地電圧と 前記第1入力電圧とが接続される第1タイプの第10、 第11トランジスタQ7、Q8と、前記第10、第11 トランジスタQ7、Q8のベースと電流源I1にエミッ タが接続される第1タイプの第12、第13トランジス タQ6、Q9とを有し、

前記電源電圧Vinにエミッタが共通接続されて電流ミラーを形成する第1タイプの第14、第15トランジスタの10、011ト 前記第14 第15トランジスタ

s が同一になる時点が遅延し、これによってスイッチン グ素子のオンの区間は増加するようになる。従って、ブ ーストコンバータ部10の出力電圧Voutは増加す

Q10、Q11のコレクタにコレクタが接続されて差動 対をなしながらベース端子間に前記第8、第9トランジ スタQ4、Q5のエミッタ端子間の電圧が印加される第 2タイプの第16、17トランジスタQ12、Q13 と、前記第16、17トランジスタQ12、Q13のエ ミッタにコレクタが接続される第2タイプの第18トラ ンジスタQ14と、前記第18トランジスタQ14とミ ラーを形成しエミッタが前記加減器220の第1、第3 トランジスタQ18、Q20の共通コレクタに接続され る第2タイプの第19トランジスタQ15とを有し、 前記電源電圧Vinにエミッタが接続され、ベースとコ レクタが前記15トランジスタQ11のコレクタに接続 される第1タイプの第20トランジスタQ16と、前記 第20トランジスタQ16と電流ミラーを形成する第1 タイプの第21トランジスタQ17と、前記第21トラ ンジスタQ17のコレクタと接地点との間に接続される 第6抵抗Rmoとを有し、

【0005】一方、ブーストコンバータ部10の出力電 圧Voutが増加する場合にはエラー増幅器21の出力 電圧Vm2が減少し、これによって加減器23の出力電 圧であるVm2-Vrefは減少するようになる。

前記第21トランジスタのコレクタと前記第6抵抗との 間の接点の電圧が前記比較器に入力される請求項11記 載の力率補正制御器。

【0006】このように、境界モードPFC制御器によ れば、入力電源が上昇する場合、瞬に乗算器の出力電圧 10 Vmoは増加するが、ブーストコンバータ部10の出力 電圧の上昇によって乗算器23に入力される加減器の出 力電圧Vm2-Vrefが減少することになって乗算器 の出力電圧Vmoは減少するようになる。従って、乗算 器の出力電圧Vmoは入力電圧の上昇に拘わらず一定で あり、これによってブーストコンバータ10の出力電圧 Voutは調整される。

【請求項13】 前記第1タイプのトランジスタはpn p形バイポーラトランジスタであり、前記第2タイプの トランジスタはnpn形バイポーラトランジスタである 請求項12に記載の力率補正制御器。

【0007】すなわち、図2に示したように、入力電源 が上昇して電圧Vm1が伝あるVm1′に上昇すると、 エラー増幅器21の出力電圧はVm2からVm2/に下 降し、つまり乗算器の出力電圧Vmoは一定に維持され る。

#### 【発明の詳細な説明】

#### [0008]

[0001]

【発明が解決しようとする課題】しかしながら、従来の 境界モードPFC制御器によれば、入力電圧が一定の電 圧以上に大幅に上昇する場合には、エラー増幅器の出力 電圧Vm2が基準電圧Vre f より大きくなって、ブー ストコンバータ部10の出力電圧をそれ以上調整するこ とができないという問題点がある。すなわち、従来の境 30 界モードPFC制御器においては、入力電圧の変動範囲 が基準電圧Vrefによって制限されるという問題点が ある。

【発明の属する技術分野】本発明は、力率補正(Power Factor Correction;以下'PFC'という)制御に係 り、特にブーストコンバータを利用した境界モード(bo undary mode) PFC制御器に関する。

> 【0009】本発明は前記に鑑みてなされたもので、そ の目的は、入力電圧の変動範囲に殆ど制限を受けない境 界モードPFC制御器を提供することにある。

[0002]

[0010]

【従来の技術】図1はブーストコンバータを利用した従 来の境界モードPFC制御器を示した図面である。図1 に示したように、従来の境界モードPFC制御器はブー ストコンバータ部10、スイッチング20からなる。図 1においてブーストコンバータ部10は入力交流電源A Cを整流して電源電圧Vsを出力し、整流された電圧V s をスイッチング素子MOSFETの動作に従って負荷 に所定電圧Voutを出力する。

【課題を解決するための手段】前記目的を達成するため に、本発明による力率補正制御器は、コンバータ部、エ ラー増幅器、演算部、比較器、零電流検知部、スイッチ 40 ング駆動部からなる。

【0003】スイッチング制御部20は、前記ブースト コンバータ10のスイッチング素子を制御するためのも のであって、入力電源の変動や出力電圧の変動がある場 合にこれを検知して前記スイッチング素子を制御するこ とにより、ブーストコンバータの出力電圧を所定値に調 整する。

【0011】コンバータ部は入力電源に1次コイルが接 続される変圧器と前記1次コイルに流れる電流を制御す るスイッチング素子と、前記1次コイルの出力電圧を整 流化して負荷に供給する第1ダイオード及び第1キャパ シタとを含む。

【0004】図1において、例えば、入力電源が増加し たと仮定すれば、電圧Vsを分配抵抗R3、R4に分配 した電圧である Vm 1 は増加し、これによって乗算器 2 3の出力電圧Vmoも共に増加するようになる。そうす ると、比較器24に入力される2つの電圧Vmo、Vc 50 r)であるのが好ましい。また、前記コンバータ部は変

【0012】ここで、第1ダイオード、第1キャパシタ 及びスイッチング素子はブーストコンバータを形成する ことが好ましく、前記スイッチング素子はMOSFET (metal oxide semiconductor field effect transisto (4)

5

圧器の2次コイルの一端に接続された第2ダイオードと、前記第2ダイオードと接地点との間に直列に接続された第1抵抗と第2キャパシタとをさらに含むのが好ましい。

【0013】エラー増幅部はコンバータ部の出力電圧に 比例する電圧と第1基準電圧との差を増幅するためのエ ラー増幅器と、前記エラー増幅器の出力を第2基準電圧 に減算するための加減器とを含む。ここで、第1基準電 圧と第2基準電圧とは同一の電圧であることが好まし い。

【0014】演算部はコンバータ部の入力電圧に比例する第1、第2入力電圧と前記加減器の出力電圧を入力とし、前記第1入力電圧と前記加減器の出力電圧に比例し、前記第2入力電圧には逆比例する電圧を出力する。ここで、前記第1入力電圧は前記コンバータ部の入力電源を第2及び第3抵抗に分配した電圧であり、前記第2入力電圧は前記第2キャパシタに充電された電圧を所定の値で割った電圧であるのが好ましい。

【0015】比較器は前記スイッチング素子に流れる電流を検知した電圧と前記演算部の出力電圧とを比較し、零電流検知部は前記変圧器の2次コイルの零電流を検知する。

【0016】ここで、零電流検知部は前記変圧器の2次コイルの逆起電力電圧と第3基準電圧とを比較して前記コイルの零電流を検知する零電流検知器を含むことが好ましく、また、前記変圧器の2次コイルの逆起電力電圧をクランピングするためのクランプ回路をさらに含むことが好ましい。

【0017】スイッチング駆動部は前記演算部の出力電圧と前記スイッチング素子に流れる電流を検知した電圧とが同一になる場合において前記スイッチング素子をオフし、前記変圧器の2次コイルの零電流を検知した場合において前記スイッチング素子をオンする。

【0018】ここで、前記スイッチング駆動部は前記比較器の出力電圧がリセット端子に入力され、前記零電流検知器の反転出力電圧がセット端子に入力されるR—Sラッチ回路と、前記零電流検知器の出力電圧と前記R—Sラッチ回路の出力電圧とが入力されるノアゲートと、前記ノアゲートの出力に従って前記スイッチング素子をオン、オフする駆動回路とを含むのが好ましい。 \*40

 $V_{mo} = \{ K \times V_{m1} \times (V_{m2} - V_{ref}) \} / V_{con}$ 

ここで、Vconは抵抗R2とキャパシタC1との間の接点の電圧Vcc、すなわち、キャパシタC1に充電される電圧を所定の常数nで割った値である。

【0027】また、キャパシタC1に充電される電圧Vccは(2)式で求められる。

Vcc = {n2/n1} × |Vs| · · · · (2) ここで、n l 、n 2はそれぞれ1次コイルと2次コイル の巻き付け回数を表し、| V s | はV s の平均自乗根 (root mean square ;rms) を表す。 \* [0019]

【発明の実施の形態】以下、本発明の実施形態について 図面に基づいて詳細に説明する。

6

【0020】図3は、本発明の実施形態による境界モードPFC制御器を示した図面である。図3に示したように、本発明の実施形態による境界モードPFC制御器は、ブーストコンバータ部100、エラー増幅部200、演算部300、比較器400、零電流検出部500、スイッチング駆動部600からなる。

□ 【0021】ブーストコンバータ部100は入力交流電 EACの電磁波干渉を除去するためのEMI(electro-m agnetic interface)フィルタ110、入力交流電圧AC を整流して電源電圧Vsを出力する整流器120、変圧 器T,ダイオードD0、D1、キャパシタC0、C1、 抵抗R1、R2、Rs、Rdet及びスイッチングモス FET (field effect transistor) 130からなる。 ここで、変圧器Tの1次コイルL1、ダイオードD0、 キャパシタC0、スイッチングMOSFET130はブーストコンバータをなす。

【0022】変圧器Tの2次コイルの中点当たりは接地されており、2次コイルの一端は抵抗Rdetに接続され、2次コイルの他端はダイオードD1を通して抵抗R1に接続される。抵抗R1は抵抗R2とキャパシタC1との接点に接続される。

【0023】スイッチングモスFET130のソースは 抵抗Rsを通して接地点に接続され、スイッチングMO SFETのソースと抵抗Rsとの間の接点は比較器40 0の反転入力端子に接続される。

【0024】エラー増幅部200は前記ブーストコンバ30 一夕部100の出力電圧Voutを分配した電圧Vfを反転入力端子とし、基準電圧を非反転入力端子とするエラー増幅器210と、エラー増幅器210の出力電圧Vm2を前記基準電圧Vrefに減算するための加減器220とからなる。

【0025】 演算部 300 は加減器 220 の出力電圧 V m 2-V r e f と前記入力電源 V s を分配した電圧である V m 1 と電圧 V c 0 n とを入力とし、(1)式から求められる V m 0 値を出力とする。

[0026]

/Vcon • • • (1)

【0028】比較器400は前記演算部300の出力電圧Vmoを非反転端子に入力し、スイッチングモスFET130に流れる電流を検知した電圧Vcsを反転入力端子にして比較した後、電圧Vcsoを出力する。

【0029】零電流検出部500は、変圧器の2次コイルに接続される検知抵抗Rdetに検出される検知電圧 Vdetをクランピングするためのクランプ回路510 と、クランピングされた前記電圧を非反転入力端子と

50 し、基準電圧 V 2 を反転入力端子とする零電流検知器 5

30

20とからなる。

【0030】スイッチング駆動部600は、零電流検知器520の出力電圧の反転信号と比較器400の出力電圧VcsoをそれぞれセットS、リセットR信号とするRーSラッチ610と、前記RーSラッチ610の出力信号と電流検知器の出力電圧を入力とするノアゲート620と前記ノアゲートの出力信号に従って前記スイッチングMOSFET130をオン、オフさせる駆動部630とからなる。

【0031】以下、本発明の実施形態による境界モード PFC回路の動作について図3及び図4に基づいて詳細 に説明する。

【0032】演算部300の出力電圧Vmoは数式1からわかるように、入力電圧Vsの分配電圧である電圧Vmloの波形は電源電圧Vsと同一の位相の波形になる。

【0033】スイッチングMOSFETがオンになると変圧器の1次コイルL1に流れる電流は殆ど線形的に増加し、これによって検知電圧Vcsも図4に示したように殆ど線形的に増加する。検知電圧Vcsが増加して電圧Vmoと同じくなると、比較器400はパルス電圧を出力するようになる。従って、R-Sラッチはリセットされて駆動部630の出力電圧Vaはロー状態となり、これによってスイッチングモスFET130はオフになる。

【0034】スイッチングMOSFET130がオフになると、変圧器の1次コイルには逆起電力が誘起されるため電圧Vdetは陽の電圧を持つようになる。図3に示したように、スイッチングモスFETがオフになると、1次コイルに流れる電流は殆ど線形的に減少して、結局、流れる電流が殆どなくなる。電流が流れない時点(零電流時点)においては、電圧Vdetは殆どゼロに近くなり、これによって零電流検知器500はハイ電圧を出力するようになる。この電圧はRーSラッチのセット端子に入力されるので、RーSラッチはセットされ、これによって駆動部630はの出力電圧Vaはハイ状態となる。従って、スイッチングMOSFETは再度オンとなり、前記のような過程を繰返す。

【0035】次に、入力電源が変動した場合における本発明による動作について図3及び図5に基づいて説明す 40る。入力電源Vsが上昇したと仮定すれば、前記入力電圧Vsを分配抵抗R3、R4に分配した電圧はVm1か 5Vm1′に上昇し、また、数式2からわかるようにキャパシタC1に貯蔵された電圧Vccも上昇する。従って、Vcon電圧がVcon に上昇する。

【0036】 (1) 式からわかるように、演算部300 の出力電圧Vm0は電圧Vm1′に比例し、Vcon′に反比例するため、エラー増幅器210の出力電圧Vm2の変動量が極めて小さくても演算部の出力電圧Vmoを調整することができる。

【0037】つまり、入力電圧Vsの変動量を検知する電圧Vmlをフィードフォワードの役割を果たす電圧Vconが補償するため、演算部の出力電圧をフィードバック制御するエラー増幅器210の出力電圧Vm2の変動量は図1の従来PFC制御器に比べて小さくなる。従って、演算部の動作範囲は殆ど制限がなくて広範囲の入力電圧に対して出力電圧Voutを安定して調整することができる。

【0038】次は、本発明の実施形態による演算部について詳細に説明する。図6は図3の演算部300及び加減器220の詳細回路を示した図面である。図6において、加減器220は差動対(differential pair)をなすpnpトランジスタQ18、Q19と前記トランジスタQ18、Q19のエミッタと電流源I1との間にそれぞれ接続される抵抗Ra1、Ra2、前記トランジスタQ18、Q19のコレクタにコレクタがそれぞれ接続され、電流ミラーを形成するnpnトランジスタQ20、Q21からなる。

【0039】トランジスタQ18、Q19のベースには それぞれ基準電圧Vrefと図3のエラー増幅器210 の出力電圧Vm2とが印加される。

【0040】演算部300は、Vcon入力部310、 第1差動増幅部320、第2差動増幅部330、Vmo 出力部340からなる。

【0041】Vcon入力部310は、入力電源Vinにエミッタが接続されたpnpトランジスタQ2、前記トランジスタQ2のベースとコレクタにコレクタが接続されるnpnトランジスタQ1、図3の電圧Vconが反転入力端子に接続されて前記トランジスタQ1のベースに接続され、出力値が前記トランジスタQ1のベースに接続されるOPアンプOP、前記トランジスタQ1のエミッタと接地点との間に接続される抵抗Rcからなる。

【0042】第1差動増幅部320は前記Vcon入力部310のトランジスタQ2と電流ミラーを形成するpnpトランジスタQ3、前記トランジスタQ3のコレクタにベースとコレクタとが接続されるnpnトランジスタQ4、Q5のエミッタに一端がそれぞれ接続される抵抗Rb1、Rb2、抵抗Rb1、Rb2の他端にエミッタがそれぞれ接続されて互いに差動対をなすpnpトランジスタQ7、Q8、前記トランジスタQ7、Q8のベースと電流源I1とにエミッタが接続されるpnpトランジスタQ6、Q9からなる。トランジスタQ6、Q9のベースにはそれぞれ接地電圧と電圧Vm1が印加される。

【0043】第2差動増幅部330は入力電源Vinにエミッタが共通接続されて電流ミラーを形成するpnpトランジスタQ10、Q11、前記トランジスタQ10、Q11のコレクタにコレクタが接続されて差動対を50なすnpnトランジスタQ12、Q13、前記トランジ

スタQ12、Q13のエミッタにコレクタが接続される npnトランジスタQ14、前記トランジスタQ14と ミラーを形成するnpnトランジスタQ15からなる。

【0044】前記トランジスタQ13、Q12のベース 間にはトランジスタQ5、Q4のエミッタ端子間の電圧 Δ V が印加され、前記トランジスタQ15のコレクタは 前記加減器220のトランジスタQ18、Q20の共通 コレクタに接続される。

【0045】Vmo出力部340は、入力電源Vinに エミッタが接続されて電流ミラーを形成するpnpトラ ンジスタQ16、Q17、トランジスタQ17のコレク タと接地点との間に接続される抵抗Rmoからなる。前 記トランジスタQ16のコレクタとベースとは、前記ト ランジスタQ13のコレクタに接続され、前記トランジ スタQ17のコレクタと抵抗Rmoとの間の接点の電圧 Vmoは、図3の比較器400の反転入力端子に接続さ れる。

【0046】以下、図6の演算部及び加減器の各トラン ジスタに流れる電流及び電圧について説明する。

moは、(3) 式の通りである。

 $V_{mo} = i_{mo} \times R_{mo}$ • • • (3)

ここで、imoはトランジスタQ17のコレクタに流れ る電流である。また、トランジスタQ17と電流ミラー を形成しているトランジスタQ16のコレクタにも電流 imoが流れる。

 $Vref+Vbe(Q18)+(i19+ism) \times Ra1 = i19 \times Ra2+Vbe(Q19)+Vm2$ 

※【0053】

もまたiconとなる。

[0052] ここで、Vbe(Q18)、Vbe(Q19) は、それぞれのトランジスタQ18、Q19のベースー 30 ism = (Vm2- Vref) / Ra ・・・ (6) エミッタ間の電圧である。 VbeQ18とVbeQ19 とが同一であり、Ra1=Ra2=Raとすると、

(5) 式がら次の式が成立する。

× imo = { (Vm2 - Vref) / Ra} ×  $tanh(\Delta V/2V_1)$ 

【0055】一方、トランジスタQ1のエミッタには、 OPアンプOPの非反転入力端子が接続されているた め、トランジスタQ1のコレクタの電圧はOPアンプの 反転入力端子の電圧、すなわち、Vconと同一にな る。従って、トランジスタQ1のエミッタ(または、コ レクタ) に流れる電流 i c o n は次の (8) 式の通りで 40 = R b 2 = R b とすると、 (4) 式及び (7) 式と同様 ある。

 $\cdots$  (8) icon =Vcon/Rc

> $ix-iy = icon \times tanh(\Delta V/2V_T) = Vml/Rb$ ...(9)

【0057】(8)式及び(9)式から、次の(10)☆ ☆式が求められる。

 $tanh(\Delta V/2V_{\tau}) = (Vm1 \times Rc) / (Rb \times Vcon)$ 

【0058】 (10) 式を (7) 式に代入すると、次の◆ ◆ (11) 式が求められる。

 $imo = \{ (Vm2 - Vref) / Ra \} \times \{ (Vm1 \times Rc) / (Rb \times Vcon) \}$ 

 $\cdots$  (11)

【0059】(11)式及び(3)式から出力電圧Vm\* \*oは、次の(12)式が求められる。  $Vmo = \{ (Vm2 - Vref) / Ra \} \times \{ (Vm1 \times Rc \times Rmo) / (Rb \times Vcon) \}$ 

\*【0048】一方、トランジスタQ10、Q11は電流 ミラーを形成しているため、コレクタには共に電流 i 1 Oが流れる。従って、トランジスタQ13のコレクタ (または、エミッタ) には i mo + i 10の電流が流 れ、トランジスタQ12のコレクタ(または、エミッ タ) には i 1 0 の電流が流れる。

【0049】前記のようにトランジスタQ13、Q12 を流れる電流が異なることは、トランジスタQ13、Q 12のベースに印加される電圧 Δ∨に差が生ずるためで 10 あり、この電流の差 i m o は (4) 式の通りである。

imo = ism $\times$  tanh( $\Delta V/2V_{T}$ )  $\cdots$  (4)

ここで、ismはトランジスタQ14のコレクタに流れ る電流であり、その値はトランジスタQ12、Q13の エミッタに流れる電流の和、すなわち、i10+(i1 O+imo)と同一である。また、Vrはサーマル電圧 (thermal voltage) である。

【0050】一方、トランジスタQ20、Q21は、電 流ミラーを形成しており、トランジスタQ19はトラン ジスタQ21と直列に接続されているため、トランジス 【0047】比較器の反転入力端子に印加される電圧V20 $extit{9Q19}、Q20、Q21のコレクタ(または、エミッ$ タ) は共に電流 i 19 が流れる。従って、トランジスタ Q18のコレクタにはi19+ismの電流が流れる。 【0051】図6の加減器220において、キルヒホッ フ (Kirchihoff) の電圧法則 (KVL) によって次の (5) 式が成立する。

 $\cdots$  (5)

【0054】(4)式及び(6)式から、次の(7)式 が求められる。

成するため、トランジスタQ3のコレクタに流れる電流

【0056】一方、トランジスタQ5とトランジスタQ 4のエミッタに流れる電流の差(ix-iy)がRa1

 $\cdot \cdot \cdot (7)$ ★トランジスタQ3はトランジスタQ2と電流ミラーを形

な方法にて次の(9)式で求められる。

12

. . . (12)

(12)式は、上記数式1の通り、演算部300の出力電圧Vmoは電圧Vm1と(Vm2-Vref)とに比例し、電圧Vconには逆比例する。すなわち、図3oK=( $Rc \times Rmo$ ) /( $Ra \times Rb$ ) となる。

11

【0060】以上、前記実施形態は一実施形態に過ぎず、本発明が前記実施形態に限られるわかでなく、種々に変形して実施できる。

【0061】例えば、本発明の実施形態にはブスータコンバータを用いたが、その他のコンバータ(たとえば、バック(Buck)コンバータ など)を用いることも可能である。また、本発明の実施形態においては、スイッチ駆動部としてR-Sレッチ、ノアゲートを用いたが、それ以外の論理回路又は制御回路を用いることも可能である。

【0062】また、電圧Vm1と電圧Vm2-Verfとに比例し、Vconには逆比例する演算部300の例として図6の回路を説明したが、それ以外の回路で具現することも可能である。また、図6では、バイポーラトランジスタで回路を具現したが、それ以外にモストラン 20ジスタで回路を具現することも可能である。

## [0063]

【発明の効果】以上、説明した通り、本発明の実施形態によれば、入力電圧の変動量を検知する電圧Vm1をフィードフォワード役割を果たす電圧Vconが補償するため、演算部の動作範囲は殆ど制限がなくて広い範囲の入力電圧に対し、出力電圧を安定して調整することができる。

#### \*【図面の簡単な説明】

【図1】 従来の境界モード力率補正制御器を示した回路図である。

【図2】 図1において入力電源が変動した場合の波形を示した図である。

【図3】 本発明の実施形態による境界モード力率補正制御器を示した図である。

【図4】 図3の動作を説明するための波形図である。

【図5】 図3において入力電源が変動した場合の波形を示した図である。

【図6】 図3の演算部及び加減器の詳細回路を示した 図である。

#### 【符号の説明】

100 ブーストコンバータ部

110 EMIフィルタ

120 整流器

130 スイッチングMOSFET

200 エラー増幅部

300 演算部

400 比較器

500 零電流検出部

600 スイッチング駆動部


T 変圧器

D1、D2 ダイオード


CO、C1 キャパシタ

R1、R2、Rs、Rdet 抵抗


【図2】




【図5】




【図1】



【図3】



平均入力電流



【図6】

